今天给各位分享锁相环原理图的知识，其中也会对锁相环电路的三个基本组成部分进行解释，如果能碰巧解决你现在面临的问题，别忘了关注本站，现在开始吧！

本文目录

一、什么是去耦电容什么是旁路电容什么是锁相环电路

旁路电容、滤波电容、去耦电容三种叫法的电容，其实都是滤波的功能，只是应用在不同的电路中，叫法和用法不一样。

a.旁路电容主要对输入信号进行滤波处理；功能主要是要减小电路里面纹波的幅值，从而保证电路正常工作。

b.滤波电容主要对电源进行滤波处理，功能主要是要减小电源纹波的幅值，从而保证电路正常工作。

c.去耦电容主要对输出信号的干扰作为滤除对象；功能主要有两个；1、储能，主要是负载瞬态电流发生变化时，电容对负载放，担负局部电源作用；2、阻抗，主要是降低电源系统的交流阻抗。

二、锁相环路电路的作用是什么

1、锁相中的低通滤波器实际是一个环路滤波器，由线性元件电阻、电容或运算放大器组成。

2、作用是低频信号通过，滤除误差电压的高频分量，取出平均电压去控制VCO。

3、可以改善控制电压的频谱纯度，提高系统稳定度，同时它调整了锁相环路的参数，输出信号的稳定性、频谱纯度、锁定时间等。。。

三、常用的锁相环芯片有那些

CD4046，MC145152或者MC145162，或者cc046.

锁相环(phase locked loop)，顾名思义，就是锁定相位的环路。学过自动控制原理的人都知道，这是一种典型的反馈控制电路，利用外部输入的参考信号控制环路内部振荡信号的频率和相位，实现输出信号频率对输入信号频率的自动跟踪，一般用于闭环跟踪电路。是无线电发射中使频率较为稳定的一种方法，主要有VCO（压控振荡器）和PLL IC（锁相环集成电路）,压控振荡器给出一个信号,一部分作为输出，另一部分通过分频与PLL IC所产生的本振信号作相位比较，为了保持频率不变，就要求相位差不发生改变，如果有相位差的变化，则PLL IC的电压输出端的电压发生变化，去控制VCO,直到相位差恢复，达到锁相的目的。能使受控振荡器的频率和相位均与输入信号保持确定关系的闭环电子电路。

四、基于锁相环的L波段频率源设计与实现*_L波段频率

频率源为电子系统提供参考频率和时钟基准，是电子系统的心脏，它对整个系统的性能指标起决定性作用。微波频率源在通信，雷达，导航，测量等方面有极其重要的应用。其相位噪声和杂散抑制的性能直接影响整个系统的性能。因此，低相位噪声、高频谱纯度和高稳定度的频率源将是主要的发展趋势，采用锁相环实现的频率源就满足该要求。随着芯片集成度的提高，鉴频/鉴相器、电荷泵、分频器能够集成在一块芯片上，还有的甚至集成了压控振荡器，设计者只需设计环路滤波器就可以实现基于锁相环的频率源。这大大简化了设计过程和电路结构。

电荷泵锁相环(CPPLL)是由鉴频/鉴相器(PFD)、电荷泵(CP)、环路滤波器(LF)以及压控振荡器(VCO)等模块构成的[1～2]，其结构框图如图1所示。

锁相环是一个反馈系统，它通过鉴相器比较输入信号和反馈信号的相位差，得到一个与相位差大体成线性关系的误差电流。该误差电流经过环路滤波器的积分作用之后得到一个误差电压来控制压控振荡器输出所需的频率，从而使锁相环锁定。电荷泵是由驱动一个电容的两个开关电流源构成。电荷泵锁相环有两个突出的优点：(1)捕获范围仅仅由压控振荡器的输出频率决定；(2)如果忽略失配与偏差，静态相位误差为零。

锁相环是处理相位信号的电路，所以很容易受到相位噪声(在时域，与之对应的是时钟抖动)的影响。相位噪声的主要来源有参考晶振、分频器、鉴频/鉴相器、压控振荡器[3]。带内的相位噪声主要由参考晶振、分频器、鉴频/鉴相器决定；带外的相位噪声主要由压控振荡器决定。即是说，锁相环对参考晶振、分频器、鉴频/鉴相器的噪声呈现低通特性；对压控振荡器的噪声呈现高通特性。可以通过增大鉴相频率、减小环路带宽等措施来减小相位噪声。相位噪声可以通过公式(1)来估算。

其中1HzPN为1Hz归一化噪声基底，PFDF为鉴相频率。

杂散是由器件的非线性以及微波的辐射等因素造成的。锁相环中最主要的杂散是参考杂散，它是由电荷泵的源电流与汇电流失配、电荷泵漏电以及电源退耦不够等因素造成的。当鉴相频率比较低时，电荷泵漏电引起的杂散占主导地位；当鉴相频率比较高时，电荷泵的源电流与汇电流失配引起的杂散占主导地位。一般的，鉴相频率高低的交界大约为100kHz～200kHz。可以采用下列措施来提高对杂散抑制：(1)尽量避免或少用混频器，(2)在混频器处加金属隔离，(3)良好的接地。

当有外来干扰进入电路时，锁相环的相位误差就会偏离原来的平衡状态，当干扰消失后，若环路能够恢复到原来的平衡状态，则这样的锁相环是稳定的。工程中常用相位裕量来衡量环路的稳定性。相位裕量越大，环路越稳定，但是大的相位裕量会使系统响应的过渡过程变长。一般相位裕量设为45°到55°之间，环路带宽设为鉴相频率的1/10到1/20之间。这样，锁相环易于锁定，而且环路是稳定的。

本文设计的1.42GHz点频源为某超外差接收机提供本振，其原理框图如图2所示[4～5]。

PCB板材选择的是ROGERS的RO4003C。该板材的介电常数为 3.38，损耗角正切为0.0027，厚度为0.508mm。该PCB板材较薄，可以减小电路尺寸。

2 0 M H z晶振采用的芯片是CFPT-9007，该晶振具有稳定度高、相位噪声低等特点。晶振的相位噪声为-135dBc/Hz@1kHz，它对系统相位噪声的贡献理论为：

鉴相芯片采用的是ADI公司的ADF4106芯片，该芯片内部集成了分频器、数字鉴频/鉴相器以及电荷泵等模块，具有很宽的工作带宽(0～6GHz)，低相位噪声，且工作温度范围较宽。ADF4106的归一化相位噪声基底约为-219dBc/Hz，由式(1)可以计算出鉴频/鉴相器对系统的相位噪声贡献为-109dBc/Hz。由此可知整个锁相环电路的相位噪声理论上接近-98dBc/Hz@1kHz。

压控振荡器采用的是Z-Communications公司的V585ME48-LF，该压控振荡器可输出的频率范围是950MHz～2050MHz，供电电压为10V，压控灵敏度为81MHz/V，相位噪声为-99dBc/Hz@10kHz，输出功率为2dBm，具有很好的杂散抑制度和谐波抑制度。当输出1.42GHz频率时，需要的调谐电压是+5V左右，所以给ADF4106的电荷泵供电电压为+5.5V。

环路滤波器是设计锁相环电路时设计者可以灵活设计的部分。环路滤波的作用是滤除误差电压中的高频成份和噪声，以保证环路所需要的性能，增加系统的稳定性。本设计采用的是三阶无源滤波，如图3所示。

环路滤波器中的电阻值和电容值可以手动计算。为了简化设计过程，采用AD公司的软件ADIsimPLL来计算。在软件界面中输入所需的参数，就会自动计算出元件值。经过适当调整环路带宽和相位裕量，锁相环电路就会锁定。

微控制单元(MCU)采用的是PIC16F648A单片机。工作电压为+5V，速度高达20MHz，有两个8位的端口。它与ADF4106相连，上电工作后向鉴相芯片发送数据，来控制鉴相芯片内部的R计数器、N计数器以及功能锁存器，使锁相环能够锁定。

压控振荡器输出的信号还要经过π型衰减器、放大器来调节输出的功率大小，以满足系统要求。最后经过滤波器，以抑制杂散，使频谱更纯。

要使一个系统有良好的性能，对电磁兼容的考虑是很重要的。本设计从以下方面对电磁兼容进行了考虑。

为了匹配良好，画PCB版图时信号线的特性阻抗为50Ω，经过ADS计算，其宽度为1.05mm。信号线与芯片管脚之间采用的是渐变的微带线连接，这样可以减小信号的反射。电源通过穿心电容从外面接入，可以防止外部的干扰信号进入电路。在画接地的焊盘时为保证接地良好，尽量使过孔靠近焊盘。铺地很重要，良好的接地可以有效减少杂散，在PCB板空余地方要铺上地。铺地与信号线之间的距离要大于两倍的PCB板的厚度，即大于1.016mm，这样才对信号线的特性阻抗影响不大。铺地边沿均匀地打上过孔，过孔的间距小于λg/20(λg为该系统的信号最大频率对应的在介质中的波长)，铺地的中间随机地打上过孔。这样既有很好的电磁兼容特性，又增加了PCB板的机械强度。

制作出来的实物如图4所示，该实物结构紧凑，体积小巧，性能良好。

采用Agilent E4407B频谱仪分别对该频率源的功率、相位噪声和杂散进行了测量，其结果如图5所示。

本文给出了设计基于锁相环的L波段频率源的方法，并制作出实物，证明了方案的可行性。通过对电路的反复调试，使性能达到最优。经过测量，相位噪声为：-80.4dBc/ Hz@1kHz，杂散抑制优于-55dBc，输出功率大于6dBm，均满足指标要求。并且，电路结构简单，体积小巧，性能优良，能够用于实际电路中为某接收机提供本振。

[1]Behzad Razavi.射频微电子[M].北京:清华大学出版社,2006

[2]张厥盛,曹丽娜.锁相与频率合成技术[M].成都:电子科技大学出版社,1995

[3]Analog Devices Inc.锁相环常见问题解答[EB/OL].2003

[4]陆继炳,杨涛.X波段点频源及S波段收发单元设计[D].电子科技大学硕士学位论文,2011

[5]叶莉娜,陈宏素等.基于锁相环技术的X波段频率源的研制[J].微波学报,2010,(8):311-313

五、什么是晶振+锁相环。求高手指教

1、锁相环是一个可被外来频率(基准频率，同步频率)同步的振荡器(下面讲述的振荡器都是晶振)。目前常用的锁相环主要有模拟锁相环、集成电路数字锁相环、有记忆能力的(微机控制的)锁相环。

2、模拟锁相环最基本的的方框图如图1。它包括鉴相器、低通滤波器和压控晶振（可通过外加直流电压在一定范围内改变其输出频率)。

3、同步频率和晶振输出的频率同时加到鉴相器上，在鉴相器里，基准频率对晶振进行电压取样，输出一个和它们的相位差成比例关系的电压，此电压经低通滤波器后变成直流电压，此支流电压控制晶振的频率，使它与同步频率的频率同步。

4、模拟锁相环的优点是电路简单有效，低通滤波器设计良好时，输出频率纯净稳定，跟随性能好，理想情况下输出频率完全等于同步频率，对晶振压控特性的线性要求不高。缺点是一旦失去基准频率，输出频率立刻跳回晶振本身的频率。

OK，关于锁相环原理图和锁相环电路的三个基本组成部分的内容到此结束了，希望对大家有所帮助。